김주호

IC 설계 및 회로 최적화

본 연구실은 고성능 및 저전력 디지털 집적회로(IC) 설계를 위한 핵심 기술 개발에 주력하고 있습니다. VLSI(초고집적회로) 기반의 회로 설계를 최적화하고, 전자 설계 자동화(EDA) 도구 및 방법론을 개발하여 복잡한 시스템의 효율성을 극대화하는 것을 목표로 합니다. 특히, CMOS 디지털 회로에서 발생하는 글리치(Glitch) 전력 소모를 줄이기 위한 게이트 사이징(Gate Sizing) 및 버퍼 삽입(Buffer Insertion) 기법, 정적 타이밍 분석(Static Timing Analysis)을 통한 성능 최적화 연구를 활발히 수행하고 있습니다. 이러한 연구는 설계 제약 조건 하에서 면적과 전력 소모를 최소화하면서도 성능을 향상시키는 데 기여합니다. 연구실은 최신 EDA 기술을 활용하여 반도체 설계의 전 과정에서 발생하는 문제점을 해결하고 있습니다. 예를 들어, 클럭 트리 합성(Clock Tree Synthesis)을 통해 전력 공급 노이즈를 줄이고, 복잡한 설계 환경에서 발생하는 다양한 타이밍 문제에 대한 분석 및 해결책을 제시합니다. 또한, Mobile CORBA 환경에서의 경로 최적화와 같은 시스템 레벨의 최적화 기법도 탐구합니다. 이러한 연구는 스마트 기기, IoT 디바이스, 고성능 컴퓨팅 시스템 등 다양한 분야에서 요구되는 차세대 반도체 칩 개발에 필수적인 기반 기술을 제공합니다. 전력 효율성, 성능, 면적 측면에서 최적화된 회로 설계는 산업 경쟁력을 강화하고 기술 혁신을 주도하는 데 중요한 가치를 창출합니다. SOC 통합 설계 및 검증 시스템 개발과 같은 실제 과제 수행을 통해 연구 성과의 실용성을 입증하고 있습니다.

시스템 신뢰성 및 공정 변이 분석

본 연구실은 나노 스케일 반도체 공정에서 발생하는 다양한 변이(Process Variation)와 노화(Aging) 현상이 디지털 IC의 성능 및 신뢰성에 미치는 영향을 분석하고, 이를 극복하기 위한 혁신적인 설계 및 분석 방법론을 연구합니다. 특히, NBTI(Negative Bias Temperature Instability) 및 HCI(Hot Carrier Injection)와 같은 노화 메커니즘을 고려한 회로 설계 및 분석 기술을 개발하여 장기적인 시스템 안정성을 보장합니다. High-sigma Monte Carlo 시뮬레이션 및 Fast PVT corner 분석과 같은 고급 통계적 기법을 활용하여 공정 변이에 강건한 설계를 구현하고, 3D-IC 환경에서의 열 효과(Thermal Effect)를 고려한 클럭 트리 합성 등 차세대 반도체 기술의 신뢰성 문제에 대응합니다. 연구실은 반도체 칩의 수명 주기 전반에 걸쳐 신뢰성을 예측하고 개선하는 데 중점을 둡니다. 공정 변이를 고려한 셀 특성화(CELL CHARACTERIZATION) 및 타이밍 분석(Timing Analysis)은 물론, 누설 전류(Leakage Current) 및 전력 소모의 확률적 분석을 통해 시스템의 안정성과 전력 효율성을 동시에 확보합니다. 또한, DRAM의 DoT(Digital on Top) 설계 방법론 자문과 같은 산업 과제를 통해 실제 설계 문제 해결에 기여하고 있습니다. 이러한 연구는 자율주행, 인공지능 가속기, 고성능 서버 등 높은 신뢰성과 안정성이 요구되는 핵심 시스템 반도체 개발에 필수적입니다. 공정 미세화에 따른 신뢰성 문제 증가에 대한 선제적인 대응책을 제시하며, 고품질 반도체 제품 생산에 기여함으로써 산업적 가치와 기술 경쟁력을 제고합니다. 노화 현상 및 전압 변이를 고려한 클럭 트리 합성 특허 등 실제 연구 성과를 통해 기술 상용화 가능성도 높이고 있습니다.

임베디드 시스템 및 모바일 보안

본 연구실은 스마트폰, IoT 장치, 무선 센서 네트워크 등 다양한 임베디드 및 모바일 환경에서의 보안 취약점을 분석하고, 이를 방어하기 위한 강력한 보안 시스템 및 프로토콜 개발에 집중하고 있습니다. 데이터 프라이버시 보호, 사용자 인증 강화, 시스템 무결성 확보를 위한 연구를 수행하며, 특히 모바일 기기 및 임베디드 장치에 특화된 경량화된 보안 솔루션 개발에 강점을 가지고 있습니다. 무선 센서 네트워크를 위한 안전하고 효율적인 이중 인증(Two-Factor Authentication) 기법, 모바일 보안 솔루션의 마케팅 성과 향상을 위한 전략적 이니셔티브 연구 등을 포함합니다. 연구실은 하드웨어 기반의 보안 시스템 개발에도 적극적입니다. JTAG(Joint Test Action Group) 보안 시스템, 베이스밴드(Baseband) 기반의 보안 시스템, 그리고 하드웨어 암호 코어 기반 인증 시스템 등 하드웨어적 접근을 통해 소프트웨어만으로는 해결하기 어려운 보안 문제를 해결합니다. 모바일 기기의 파일 구조 유형에 따른 효율적인 파일 삭제 방법과 같은 특허는 사용자 정보 보호의 중요성을 강조하며, 실제 제품에 적용 가능한 기술을 개발합니다. 이러한 보안 연구는 개인 정보 유출, 해킹, 데이터 위변조 등으로부터 현대 사회의 핵심 인프라와 개인의 디지털 자산을 보호하는 데 필수적인 역할을 합니다. 핀테크, 스마트 팩토리, 국방 등 보안이 최우선시되는 다양한 산업 분야에서 기술적 우위를 확보하고, 안전하고 신뢰할 수 있는 디지털 환경을 구축하는 데 기여합니다. 실제 LTE-A 단말용 보안 방식 개발과 같은 국책 과제 수행을 통해 실증된 보안 기술을 제공합니다.