저전력 고선형성 IoT용 ADC, 칩 면적 7.5%로 줄여 개발 썸네일
전자회로

저전력 고선형성 IoT용 ADC, 칩 면적 7.5%로 줄여 개발

기술분야

저전력 SAR ADC 기술

판매 유형

직접 판매

판매 상태

판매 중

거래방식

노하우
공동연구
라이센스
특허판매

AI 요약

사물인터넷(IoT) 장치에 필수적인 SAR ADC는 기존 기술의 한계로 인해 선형성 저하와 과도한 단위 커패시터 수로 인한 면적 및 전력 소모 문제가 있었습니다. 본 기술은 이러한 문제점을 해결하고자 정수배 분리형 커패시터 구조를 기반으로 새로운 아날로그 디지털 컨버터(ADC)를 제안합니다. 특히, 단위 커패시터 수를 약 92.5%까지 획기적으로 줄이고, 최하위 비트(LSB) 열의 기생 커패시턴스에 의한 선형성 저하를 완화하는 보정 DAC 및 가변 커패시터 기술을 적용하여 고선형성을 확보했습니다. 이를 통해 저전력, 저면적, 고성능의 SAR ADC를 구현하여 IoT 장치 설계에 최적화된 솔루션을 제공합니다. 이 기술은 차세대 IoT 시대를 위한 핵심 반도체 기술로 활용될 수 있습니다.

기본 정보

기술명
정수배 분리형 커패시터 구조에 기반한 아날로그 디지털 컨버터
기관명
서강대학교산학협력단
대표 연구자공동연구자
이승훈-
출원번호등록번호
10201800517091020756530000
권리구분출원일
특허2018.05.04
중요 키워드
데이터 변환아날로그 디지털 컨버터분리형 커패시터저전력 반도체SAR ADC센서 인터페이스트릴리언 센서DAC 보정커패시터 어레이사물인터넷칩 면적 감소IoT 장치 설계기생 커패시턴스CMOS 기술고선형성 회로전자회로컴퓨터하드웨어

기술완성도 (TRL)

기본원리 파악
기본개념 정립
기능 및 개념 검증
연구실 환경 테스트
유사환경 테스트
파일럿 현장 테스트
상용모델 개발
실제 환경 테스트
사업화 상용운영

기술 소개

매도/매수 절차

기술이전 상담신청

연구자 미팅

기술이전 유형결정

계약서 작성 및 검토

계약 및 기술료 입금

서강대학교
문의처

서강대학교

담당자서강대학교산학협력단
이메일tlo@sogang.ac.kr
연락처02-3274-4863

보유 기술 로딩 중...

인기 게시물 로딩 중...