고속 저전력 소면적 DT 스위치드 캐패시터 적분기 개발 썸네일
전자회로

고속 저전력 소면적 DT 스위치드 캐패시터 적분기 개발

기술분야

아날로그 회로 설계

판매 유형

직접 판매

판매 상태

판매 중

거래방식

공동연구
라이센스
특허판매
노하우

AI 요약

기존 폐쇄루프 DT 스위치드-캐패시터 적분기는 고속 동작 시 높은 소비전력과 넓은 면적 문제를 야기했습니다. 본 기술은 이러한 한계를 극복하기 위해 단일 이득 버퍼를 활용하여 개방 루프 구조의 적분기를 제공합니다. 이 혁신적인 적분기는 피드백 오버헤드를 제거하여 기존 대비 훨씬 빠른 고속 동작이 가능하며, 복잡한 증폭기 대신 간단한 소스-팔로워 회로를 사용함으로써 회로 면적과 소모 전력을 획기적으로 줄입니다. 아날로그 컴퓨터, 아날로그-디지털 변환기 등 고성능, 저전력, 소면적 설계가 필수적인 응용 분야에 최적화된 솔루션을 제공합니다.

기본 정보

기술명
단일 이득 버퍼를 이용한 스위치드-캐패시터 적분기
기관명
서강대학교산학협력단
대표 연구자공동연구자
안길초-
출원번호등록번호
10201601769711019563090000
권리구분출원일
특허2016.12.22
중요 키워드
ADC아날로그 회로DT 적분기광대역 통신저전력스위치드-캐패시터 적분기단일 이득 버퍼CMOS 공정차동 증폭기저전압 설계소면적소스 팔로워고속 동작개방 루프적분기 회로전자회로디지털신호

기술완성도 (TRL)

기본원리 파악
기본개념 정립
기능 및 개념 검증
연구실 환경 테스트
유사환경 테스트
파일럿 현장 테스트
상용모델 개발
실제 환경 테스트
사업화 상용운영

기술 소개

매도/매수 절차

기술이전 상담신청

연구자 미팅

기술이전 유형결정

계약서 작성 및 검토

계약 및 기술료 입금

서강대학교
문의처

서강대학교

담당자서강대학교산학협력단
이메일tlo@sogang.ac.kr
연락처02-3274-4863

보유 기술

인기 게시물 로딩 중...