기술이전 상세 정보를 불러오는 중입니다...
기존 터널링 전계효과 트랜지스터(TFET)는 낮은 구동 전류, 이극성 동작, 기생 커패시턴스 문제로 인해 고성능 구현에 한계가 있었습니다. 본 기술은 이러한 문제를 해결하고자 게이트 절연막 대신 터널링 접합 부위에는 고유전율막을, 나머지 부위에는 에어갭을 형성하는 혁신적인 구조와 제조 방법을 제안합니다. 이를 통해 터널링 접합부의 에너지 밴드 경사를 크게 하여 구동 전류를 높이고, 기생 커패시턴스를 최소화하여 저전력 고속 동작을 가능하게 합니다. 또한, 이극성 동작 문제를 근본적으로 해결하며, 공정 간소화의 이점도 제공합니다. 차세대 반도체 소자 개발을 위한 핵심 기술로, 성능과 효율성을 극대화하는 데 기여합니다.
기술명 | |
저전력 터널링 전계효과 트랜지스터 및 그 제조방법 | |
기관명 | |
서강대학교 | |
대표 연구자 | 공동연구자 |
최우영 | - |
출원번호 | 등록번호 |
1020150018900 | 1017334320000 |
권리구분 | 출원일 |
특허 | 2015.02.06 |
중요 키워드 | |
반도체 제조저전력 반도체TFET이란?고유전율막반도체 기술나노 소자차세대 소자시스템 반도체MOSFET 대체 기술초고속 반도체에어갭기생 커패시턴스이극성 동작전력 효율터널링 전계효과 트랜지스터전자회로반도체소자 |
기술이전 상담신청
연구자 미팅
기술이전 유형결정
계약서 작성 및 검토
계약 및 기술료 입금
보유 기술 로딩 중...
인기 게시물 로딩 중...