기술이전 상세 정보를 불러오는 중입니다...
기존 MOSFET은 저전력 동작 시 문턱전압 이하 기울기의 물리적 한계로 누설 전류 증가 및 성능 저하 문제가 있었습니다. 또한, 종래의 터널링 전계효과 트랜지스터(TFET)는 급격한 ON/OFF 전류 변화를 구현하기 어려웠습니다. 본 발명은 이러한 문제점을 해결하기 위해 동일 평면에 있는 이중층의 밴드간 터널링을 통해 효율적으로 제조 가능한 터널링 전계효과 트랜지스터 및 그 제조 방법을 제시합니다. 특히, 다마신 공정을 통해 언더랩 영역을 안정적으로 형성하여 적은 비용으로도 우수한 성능을 구현합니다. 이 기술은 낮은 구동 전압 조건에서도 고성능을 보이는 차세대 반도체 소자 개발에 기여할 것입니다.
기술명 | |
터널링 전계효과 트랜지스터 및 제조 방법 | |
기관명 | |
서강대학교 | |
대표 연구자 | 공동연구자 |
최우영 | - |
출원번호 | 등록번호 |
1020160112069 | 1018278110000 |
권리구분 | 출원일 |
특허 | 2016.08.31 |
중요 키워드 | |
저전력 반도체AI 반도체밴드간 터널링반도체 효율화반도체 제조 공정반도체 소자 기술게이트 트랜지스터시스템 반도체트랜지스터 개발언더랩 기술고성능 반도체나노 반도체차세대 반도체 소자터널링 전계효과 트랜지스터다마신 공정전자회로반도체소자 |
기술이전 상담신청
연구자 미팅
기술이전 유형결정
계약서 작성 및 검토
계약 및 기술료 입금
보유 기술 로딩 중...
인기 게시물 로딩 중...