TFET 구동/양극성 전류 문턱 전압 정밀 제어 기술 개발 썸네일
전자회로

TFET 구동/양극성 전류 문턱 전압 정밀 제어 기술 개발

기술분야

터널 전계효과 트랜지스터

판매 유형

직접 판매

판매 상태

판매 중

거래방식

노하우
공동연구
라이센스
특허판매

AI 요약

터널 전계효과 트랜지스터(TFET)는 차세대 저전력 로직 소자이나, 낮은 구동 전류와 높은 정적 소비 전력은 해결해야 할 과제였습니다. 본 발명은 이러한 문제점을 개선하고자, 게이트 및 소스/드레인 영역에 인가되는 전압 차이를 활용하여 게이트 측벽 스페이서에 전자 또는 정공을 주입하는 방식을 제안합니다. 이를 통해 TFET의 구동 전류 및 양극성 전류의 문턱 전압을 효과적이고 독립적으로 조절할 수 있습니다. 본 기술은 TFET의 전력 효율을 극대화하여 차세대 반도체 기술 발전에 크게 기여할 것입니다.

기본 정보

기술명
터널 전계효과 트랜지스터의 동작 방법
기관명
서강대학교
대표 연구자공동연구자
김상완-
출원번호등록번호
10202301415351027801870000
권리구분출원일
특허2023.10.20
중요 키워드
밴드 간 터널링TFET저전력 반도체차세대 로직 소자AI 반도체양극성 전류구동 전류전력 효율 개선시스템 반도체반도체 소자터널 전계효과 트랜지스터문턱 전압 제어나노 반도체게이트 측벽 스페이서트랜지스터 동작전자회로반도체제조

기술완성도 (TRL)

기본원리 파악
기본개념 정립
기능 및 개념 검증
연구실 환경 테스트
유사환경 테스트
파일럿 현장 테스트
상용모델 개발
실제 환경 테스트
사업화 상용운영

기술 소개

매도/매수 절차

기술이전 상담신청

연구자 미팅

기술이전 유형결정

계약서 작성 및 검토

계약 및 기술료 입금

서강대학교
문의처

서강대학교

담당자서강대학교산학협력단
이메일tlo@sogang.ac.kr
연락처02-3274-4863

보유 기술 로딩 중...

인기 게시물 로딩 중...