기존 MOSFET의 물리적 한계를 극복하고 차세대 반도체 소자로 주목받는 터널링 전계효과 트랜지스터(TFET)는 낮은 문턱전압이하 기울기(SS)를 구현하지만, 구동전류 감소 문제가 있었습니다. 본 기술은 소스-게이트 중첩 영역 및 제1, 제2 유전체층을 최적화하여 이러한 문제를 해결합니다. 게이트 수직 방향의 밴드간 터널링을 증대시키고 기생 대각선 터널링을 효과적으로 억제함으로써, 트랜지스터의 스위칭 특성을 획기적으로 향상시킵니다. 이를 통해 낮은 구동전압에서도 높은 성능을 발휘하며, 급격한 온/오프 스위칭 동작이 가능합니다. 이 혁신적인 제조방법은 차세대 저전력 고성능 반도체 소자 개발에 기여할 것입니다.